Entries by Alexander

FPL2020 conference: Using DSP Slices as Content-Addressable Update Queues

Non-intrusive online monitoring of embedded processors can only be realized with high-end FPGA solutions.To get an impression of the underlying complexity, check out Tom’s presentation held at the 30th International Conference on Field-Programmable Logic and Applications (FPL 2020). Abstract: Content-Addressable Memory (CAM) is a powerful abstraction for building memory caches, routing tables and hazard detection logic. Without […]

Talk @ SAEC Days 2020 23.7.2020

Alexander Weiss und Martin Heininger (HEICON):Strukturelle Tests auf höheren Testebenen Wie kann die Vollständigkeit von Integrations- und Systemtests eingebetteter Systeme gemessen werden? Mathematisch exakt tut man dies mit strukturellen Tests. Leider hat die hierzu oftmals verwendete SW-Instrumentierung den Nachteil, dass sie das Zeitverhalten des Releasecodes und eine ganze Menge anderer Dinge verfälscht. Bei Modultests kommt […]

Talk @ SAEC Days 2020 21.7.2020

Martin Heininger (HEICON) and Alexander Weiss: Strukturelle Tests auf höheren Testebenen Wie kann die Vollständigkeit von Integrations- und Systemtests eingebetteter Systeme gemessen werden? Mathematisch exakt tut man dies mit strukturellen Tests. Leider hat die hierzu oftmals verwendete SW-Instrumentierung den Nachteil, dass sie das Zeitverhalten des Releasecodes und eine ganze Menge anderer Dinge verfälscht. Bei Modultests […]

Forum Safety and Security 2020

Alexander Weiss: Dynamische und strukturelle Tests auf höheren Ebenen Fehlerfreie Software ist ein unerfüllbarer Traum. Jedoch muss eine Annäherung an dieses Ideal eines der wichtigsten Entwicklungsziele sein, besonders im Bereich der sicherheitskritischen Systeme. Neben einer wohl überlegten Systemarchitektur und einer guten Implementierung sind daher (a) möglichst vollständige funktionale und strukturelle Tests und (b) Vorkehrungen für […]